Super FinSim V7.0.14 硬體描述語言模擬 英文精簡版 軟體簡介: SuperFinSimV7.0.14硬體描述語言模擬英文精簡版 ‧測試環境WindowsXPServicePack2繁體中文專業版、P4-2.8G中央處理器 、512Mb記憶體、NTSF格式80.0Gb硬碟。 ‧執行Autorun.exe安裝,安裝完成後把光碟\授權檔資料夾裡的FLEXlm資料夾 複製到硬碟C:\裡裡,然後到控制台=>系統=>進階=>環境變數=>系統變數 =>按新增鈕=>變數名稱填入FINTRON_LICENSE_FILE=>變數值填入 C:\FLEXlm\license.dat,一樣再新增一個變數名稱LM_LICENSE_FILE=>變數值 填入C:\FLEXlm\license.dat,記得按確定鈕儲存設定 Super-FinSim模擬環境由一個附帶OVI的Virology編譯器,一個模擬構件和一 個模擬內核組成。 Verilog編譯器用於【1】檢查設計的句法和語意的正確性,【2】依據設計要求產 生配置模擬內核所要求的原始碼和資料。【3】選擇性的產生一個供其它應用程式 處理的中間格式表達。模擬構件用於連結構成一個模擬器所需要的所有檔案,例如 ,編譯器的輸出和模擬內核。主C連結器用於此目的。模擬內核是所有Veilog設計 模擬公共原始碼。一旦配置完成,模擬內核就成為一個定制的Verilog設計的模擬 器。Super-FinSim的模擬器可以執行 Super-FinSimVerilog編譯器有一個快速和強大的能進行廣泛錯誤檢查和恢復的分 析器。此外,分析器能產生標明潛在設計錯誤的警告訊息原始碼,例如,交換一個 越界的數組元素。